新技术将如何影响数据中心存储系统

　　闪存的出现，会影响生态链上所有事物，这其中也包括了最底层的芯片、底层软件和数据通道。

　　芯片要有足够强的处理能力来承载起闪存强悍的IOPS性能，包括Flash控制芯片、外围协议控制芯片(SAS、 FC、以太网)，以及主机CPU。芯片的提速手段有三种，第一是提高内部数据带宽，增加器件之间的通道数量和带宽，第二是提升器件频率，第三是将各个子器件进行拆分，增加并行度，在相同电路周期内可并发执行更多的指令。然而，没有免费的午餐，上述任何一个动作，要么会增加芯片的功耗，要么会增加面积，这些都是弊端。目前一线厂商PMC的主流存储控制芯片实际功耗都控制在15W上下，即便是最新的SAS 12Gb 主控芯片，由于制造工艺的提升，功耗反而比6Gb产品有所降低。到目前为止，主流存储芯片都是基于MIPS核心+外围加速电路，MIPS是被公认的RISC通用处理器领域最经典的代表，然而ARM的猛攻也渗透到了存储芯片领域，在低端市场占据了席位，包括4端口SATA控制器、低端SoC等等，ARM和MIPS也会在存储芯片领域持久对峙下去。Intel则由于功耗问题，颇有绑死x86平台走到底的趋势，移动终端失策，卖掉电视部门，靠Atom在大型数据中心领域与ARM抗衡，不知道格局能维持多久。

　　底层软件方面也是制约存储性能提升的一大屏障。拿Linux为例，Block层、SCSI中间层这两大制约IO性能发挥的重量级软件层，在机械盘时代发挥了重要作用，然而在闪存时代，已变成了严重拖累性能的罪魁祸首。

　　繁冗的扫描机制、低效的互斥队列和捉襟见肘的队列数量、陈旧不堪的SCSI协议，这些对闪存来讲都是头疼的事情，目前闪存产品不得不选择越过SCSI层而直接注册到Block层，然而却丢失了SCSI层提供的兼容性优势，导致各家在Block下层的协议实现不统一，增加了开发成本和管理开销。

　　协议接口方面，基于SCSI体系衍生而来的势力有三股，一个是FC，另一个是SAS，还有一个是iSCSI纯软件方案。Linux开源社区最近也在研究如何优化SCSI层的问题，看来SCSI是去是留已经是个问题了。FC通道前端目前正在逐渐被万兆以太网残食，而后端则在几年前就已经被SAS全盘端掉。SAS之所以没有端掉FC前端有两个原因，其一是因为FC前端体系并非只存在于存储设备内部，还涉及到交换机，其存量市场并不是仅仅通过替代掉存储设备的前端通道卡就可以占领的;其二，SAS在光传输方面略显迟钝，究其原因在于SAS光协议对于链路协商方面的一项技术实现争议了良久，直到很晚才确定。FC也必将淡出舞台。然而，其接替者并非只有以太网或者SAS。还有另外一项更前瞻的通道技术，那就是PCIE。目前我们所熟知的以太网、FC、 SAS、Infiniband等通道协议，在主机层面无一不通过PCIE接入系统IO总线。之前的"远距离"传输概念，正在变得模糊，多"远"算是"远"，如果PCIE能够"远"到一定距离，还要以太网作甚?这个问题问得好。然而，PCIE 并不是万能的，PCIE目前缺失很多交换网络特性，毕竟之前一直是在系统总线领域，出了总线，就得长距离交换和路由，这方面就得靠以太网和TCP/IP了。然而，同样的理论，在目前和将来的数据中心领域可不见得能套用。

　　目前的数据中心有苗头正在朝着紧耦合方向发展，也就是之前一个机架内的服务器之间是松耦合的，现在要变得以机架为单位，机架内部紧耦合，机架外部松耦合，此时PCIE就有用武之地了，机架内部完全基于PCIE矩阵。这个前沿方向目前Intel以及PMC-Sierra都有研究并且有了DEMO。当然，对SAS和SATA的兼容一定是要考虑的，SFF8639接口标准其实是一个三模式(Tri-mode)的接口，把SATA、SAS和PCIE打包到一起，后端则根据前端接入设备类型路由到SAS Expander/Controller或者PCIE Switch上去。目前看来这个接口已成定局。

声明:

凡文章来源标注为"CPS中安网"的文章版权均为本站所有，如需转载请务必注明出处为"CPS中安网"，违反者本网将追究相关法律责任。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。